diff --git a/translation/pofiles/it.po b/translation/pofiles/it.po index 7acb78a884..0b736176fa 100644 --- a/translation/pofiles/it.po +++ b/translation/pofiles/it.po @@ -103,7 +103,7 @@ msgstr "" "Project-Id-Version: KiCad\n" "Report-Msgid-Bugs-To: \n" "POT-Creation-Date: 2022-12-17 11:14-0800\n" -"PO-Revision-Date: 2022-12-18 11:46+0100\n" +"PO-Revision-Date: 2022-12-19 14:02+0100\n" "Last-Translator: Marco Ciampa \n" "Language-Team: Italian \n" @@ -22065,7 +22065,7 @@ msgstr "Stackup scheda" #: pcbnew/dialogs/dialog_board_setup.cpp:90 msgid "Board Editor Layers" -msgstr "Strati dell'editore delle schede" +msgstr "Strati editor scheda" #: pcbnew/dialogs/dialog_board_setup.cpp:93 msgid "Physical Stackup" @@ -28873,6 +28873,209 @@ msgid "" " (constraint clearance (min \"1.5mm\"))\n" " (condition \"A.inDiffPair('*') && !AB.isCoupledDiffPair()\"))\n" msgstr "" +"### Proposizioni di primo livello\n" +"\n" +" (version )\n" +"\n" +" (rule ...)\n" +"\n" +"\n" +"

\n" +"\n" +"### Proposizioni regole\n" +"\n" +" (constraint ...)\n" +"\n" +" (condition \"\")\n" +"\n" +" (layer \"\")\n" +"\n" +"\n" +"

\n" +"\n" +"### Tipi vincoli\n" +"\n" +" * annular\\_width\n" +" * clearance\n" +" * courtyard_clearance\n" +" * diff\\_pair\\_gap\n" +" * diff\\_pair\\_uncoupled\n" +" * disallow\n" +" * edge\\_clearance\n" +" * length\n" +" * hole\\_clearance\n" +" * hole\\_size\n" +" * silk\\_clearance\n" +" * skew\n" +" * track\\_width\n" +" * via\\_count\n" +" * via\\_diameter\n" +"\n" +"\n" +"

\n" +"\n" +"### Tipi elementi\n" +"\n" +" * buried_via\n" +" * graphic\n" +" * hole\n" +" * micro_via\n" +" * pad\n" +" * text\n" +" * track\n" +" * via\n" +" * zone\n" +"\n" +"
\n" +"\n" +"### Esempi\n" +"\n" +" (version 1)\n" +"\n" +" (rule HV\n" +" (constraint clearance (min 1.5mm))\n" +" (condition \"A.NetClass == 'HV'\"))\n" +"\n" +"\n" +" (rule HV\n" +" (layer outer)\n" +" (constraint clearance (min 1.5mm))\n" +" (condition \"A.NetClass == 'HV'\"))\n" +"\n" +"\n" +" (rule HV_HV\n" +" # wider clearance between HV tracks\n" +" (constraint clearance (min \"1.5mm + 2.0mm\"))\n" +" (condition \"A.NetClass == 'HV' && B.NetClass == 'HV'\"))\n" +"\n" +"\n" +" (rule HV_unshielded\n" +" (constraint clearance (min 2mm))\n" +" (condition \"A.NetClass == 'HV' && !A.insideArea('Shield*')\"))\n" +"

\n" +"\n" +"### Note\n" +"\n" +"La proposizione della versione deve essere la prima. Indica la versione della sintassi del file in modo che\n" +"i futuri analizzatori di regole possano eseguire aggiornamenti automatici. Dovrebbe essere\n" +"impostata a \"1\".\n" +"\n" +"Le regole dovrebbero essere ordinate per specificità. Le regole successive prendono\n" +"precedenza sulle regole precedenti; una volta trovata una regola che corrisponde\n" +"non verranno controllate ulteriori regole.\n" +"\n" +"Usare Ctrl+/ per commentare o decommentare le righe.\n" +"


\n" +"\n" +"### Funzioni espressione\n" +"\n" +"Tutti i parametri funzione supportano i caratteri jolly semplici (`*` e `?`).\n" +"

\n" +"\n" +" A.insideCourtyard('')\n" +"Vera se ogni parte di `A` giace entro l'ingombro principale della data impronta.\n" +"

\n" +"\n" +" A.insideFrontCourtyard('')\n" +"Vera se ogni parte di `A` giace entro l'ingombro fronte della data impronta.\n" +"

\n" +"\n" +" A.insideBackCourtyard('')\n" +"Vera se ogni parte di `A` giace entro l'ingombro retro della data impronta.\n" +"

\n" +"\n" +" A.insideArea('')\n" +"Vera se ogni parte di `A` giace entro il bordo della data zona.\n" +"

\n" +"\n" +" A.isPlated()\n" +"Vera se `A` ha un foro metallizzato.\n" +"

\n" +"\n" +" A.inDiffPair('')\n" +"Vera se `A` ha un collegamento che è parte della coppia differenziale specificata.\n" +"`` è il nome base della coppia differenziale. Per esempo, `inDiffPair('/CLK')`\n" +"corrisponde a elementi nei collegamenti `/CLK_P` e `/CLK_N`.\n" +"

\n" +"\n" +" AB.isCoupledDiffPair()\n" +"Vero se `A` e `B` sono membri della stessa coppia differenziale.\n" +"

\n" +"\n" +" A.memberOf('')\n" +"Vero se `A` è un membro del dato gruppo. Inclusi i membri annidati.\n" +"

\n" +"\n" +" A.existsOnLayer('')\n" +"Vero se `A` esiste sul dato strato. Il nome strato può essere sia\n" +"il nome assegnato in File > Impostazione scheda > Strati editor scheda o\n" +"il nome canonico (per es.: `F.Cu`).\n" +"\n" +"NB: restituisce vero se `A` è sul dato strato, indipendentemente\n" +"dal fatto che la regola sia stata valutata per quel dato strato.\n" +"Per questo usare una proposizione `(layer \"nome_strato\")` nella regola.\n" +"


\n" +"\n" +"### Altri esempi\n" +"\n" +" (rule \"rame proibito\"\n" +" (constraint disallow track via zone)\n" +" (condition \"A.insideArea('zone3')\"))\n" +"\n" +"\n" +" (rule \"restringimenti BGA\"\n" +" (constraint track_width (min 0.2mm) (opt 0.25mm))\n" +" (constraint clearance (min 0.05mm) (opt 0.08mm))\n" +" (condition \"A.insideCourtyard('U3')\"))\n" +"\n" +"\n" +" # previene la serigrafia sui via tendati\n" +" (rule silk_over_via\n" +" (constraint silk_clearance (min 0.2mm))\n" +" (condition \"A.Type == '*Text' && B.Type == 'Via'\"))\n" +"\n" +"\n" +" (rule \"Distanza tra via di collegamenti diversi\"\n" +" (constraint hole_to_hole (min 0.254mm))\n" +" (condition \"A.Type =='Via' && B.Type =='Via' && A.Net != B.Net\"))\n" +"\n" +" (rule \"Distanza tra piazzole di collegamenti diversi\"\n" +" (constraint clearance (min 3.0mm))\n" +" (condition \"A.Type =='Pad' && B.Type =='Pad' && A.Net != B.Net\"))\n" +"\n" +"\n" +" (rule \"Distanza tra fori via e piste\"\n" +" (constraint hole_clearance (min 0.254mm))\n" +" (condition \"A.Type == 'Via' && B.Type == 'Track'\"))\n" +"\n" +" (rule \"Distanza tra piazzole e piste\"\n" +" (constraint clearance (min 0.2mm))\n" +" (condition \"A.Type =='Pad' && B.Type =='Track'\"))\n" +"\n" +"\n" +" (rule \"distanza-a-1mm-zona-ritaglio\"\n" +" (constraint clearance (min 0.8mm))\n" +" (condition \"A.Layer=='Edge.Cuts' && A.Thickness == 1.0mm\"))\n" +"\n" +"\n" +" (rule \"Dimensione meccanica massima foro\"\n" +" (constraint hole_size (max 6.3mm))\n" +" (condition \"A.Pad_Type == 'NPTH, mechanical'\"))\n" +"\n" +" (rule \"Dimensione massima foro passante\"\n" +" (constraint hole_size (max 6.35mm))\n" +" (condition \"A.Pad_Type == 'Through-hole'\"))\n" +"\n" +"\n" +" # Specifica uno spazio ottimale per una particolare coppia differenziale\n" +" (rule \"dp clock gap\"\n" +" (constraint diff_pair_gap (opt \"0.8mm\"))\n" +" (condition \"A.inDiffPair('/CLK')\"))\n" +"\n" +" # Specifica una distanza maggiore attorno ad ogni coppia differenziale\n" +" (rule \"dp clearance\"\n" +" (constraint clearance (min \"1.5mm\"))\n" +" (condition \"A.inDiffPair('*') && !AB.isCoupledDiffPair()\"))\n" #: pcbnew/dialogs/panel_setup_text_and_graphics_base.cpp:72 msgid "Default properties for new dimension objects:"